Generator sygnałów zegarowych  wytwarza sygnał taktujący uC, częstotliwoośd Obszar adresowany bitowo  obszar w pamięci wewnętrznej w którym możliwe jest zapisywanie i
taktów jest stabilizowana rezonatorem kwarcowym odczytywanie pojedynczych bitów a nie tylko całych bajtów
Układ sterowania  zarządza pracą systemu na podstawie zawartości listy rozkazów Mnożnik  to ustawiany rejestr dzięki któremu przy zastosowaniu jednego rezonatora kwarcowego
generuje sygnały sterujące wewnętrzne no możemy uzyskad zwielokrotnienie bądz
zmniejszenie częstotliwośdi taktowania układu
RD- sterowanie odczytu z pamięci zewnętrznej Mnemonik  nazwa symboliczna poszczególnych rozkazów
WR - sterowanie zapisu z pamięci zewnętrznej System mikroprocesorowy  to połączenie mikroprocesora układów dodatkowych (pamięci sterowników
PSEN  sterowanie odczytu zewnętrznej pamięci programu we-wy) oraz oprogramowania zapisanego w pamięci układu
ALE  sterowanie magistralą adresową i danych Język maszynowy  to język w którym zapisany jest zestaw rozkazów procesora w którym zapis wyrażony
EA  steruje wewnętrzną pamięcią programu jest za pomocą liczb binarnych stanowiących rozkazy oraz ich argumenty. Może byd generowany w postaci
RST  wejście sygnału zerującego struktury wewnętrzne uC kompilacji lub asemblacji
Rejestr rozkazów  przechowuje rozkaz pobrany z pamięci programu, który jest Cecha CISC RISC
dekodowany w układzie sterowania
Liczba rozkazów Duża Mała
Licznik rozkazów  16bitowy rejestr adresujący pamięd programu, wskazuje który
Tryby adresowania Obszerne Zredukowane
rozkaz ma byd pobrany z pamięci i zwiększa się automatycznie o 1
Liczba rejestrów Mała Duża
Wejscie RST  zeruje strukturę uC powinno byd zawsze po włączeniu i błędzie, ustawia
Komunikacja z prockiem częsta ograniczona
rejestrom początkowe wartości
RISC lepszy bo nie korzysta się na co dzieo z dużej liczby rozkazów, łatwiej się odnalez
d w małej ilości
ALU  jednostka arytmetyczno logiczna
adresowao oraz dekoder rozkazów jest mniej skomplikowany
ACC  akumulator  8 bitowy rejestr pobrany jest z niego argument i do którego
Cecha Von Neumanna Harwardzka
zapisywany jest wynik operacji
Przestrzeo adresowa Jednolita rozdzielona
Rejestr B  wykorzystywany do mnożenia i dzielenia, lub ogólny
Slowo stanu programu PSW  8 bitowy rejestr informuje o przebiegu i wyniku operacji Jednoznacznośd adresowania Mała Duża
arytmetycznych i logicznych Przepływnośd RAM-ROM Wspólna szyna, łatwy Utrudniona
Wskaz
nik danych DPTR  16 bitowy rejestr wykorzystywany przy odczytywaniu stałych z przepływ
programu
Szerokośd magistrali danych i Wąska(1 szyna) Szeroka(2 szyny)
Układ czasowo licznikowy  zawiera dwa 16 bitowe liczniki
rozkazów
Port szeregowy  umożliwia utworzenie transmisji dwukierunkowej w RS232
Harwardzka jest lepsza bo jest szybsza i prostsza, stosowanie w mikrokomputerach jednoukładowych jest
Porty we-wy  umożliwiają komunikację z otoczeniem
lepsze bo separowana jest pamięd danych od pamięci rozkazów
Wskaz
nik stosu SP  8 bitowy rejestr zawiera adres wierzchołka stosu, po zapisie jest
Sposoby podłączania klawiatur: wprost do portu, matrycowe, multipleksowane(najlepsze bo najmniej
zwiększany po odczycie zmniejszany o 1
zajętych portów a zewnętrzne układy są tanie, i adresują włączony przycisk)
System przerwao  steruje przerwaniami
Dobór częstotliwości do wskaz
nika LED  częstotliwośd około 100Hz żeby nie było migotania,
Wewnętrzna pamięd danych  pamięd RAM 128bitów to pamięd operacyjna
spowodowane jest to bezwładnością oka ludzkiego, 5 wyświetlaczy f>500Hz musi byd
Wewnętrzna pamięd programu  pamięd ROM 4kB to pamięd na program
Przetwarzanie potokowe- Jeden z układów procesora potokowego wykonuje rozkaz, a drugi, niezależny
Mikroprocesor  układ cyfrowy o wielkim stopniu integracji łączy funkcje CPU w jednym
układ w tym samym czasie pobiera następny rozkaz z pamięci, co podwaja wydajnośd procesora.
układzie scalonym
WEKTORY PRZERWAC

Mikrokontroler  mikroprocesor wraz z pamięciami RAM i ROM układami i
IE0 0003H
sterownikami we-wy i timerami
TF0 000BH
SSI  small scale integration  mała skala integracji
IE1 0013H
LSI  large scale integration  duża skala integracji
TF1 001BH
VLSI  very large scale integration - wielka skala integracji
RI-TI 0023H
magistrala  zespół linii przenoszących sygnały
TF2-EXF2 002BH
szyna adresowa  połączenie CPU z pamięcią
przestrzeo adresowa  mapa możliwej do zaadresowania pamięci MAX TIMER: 65535
interfejs  układ umożliwiający łączenie i wymianę sygnałów TAKTOWANIE ADUC 12,582MHz
dekoder rozkazów  IU  instruction unit dekoduje rozkazy na działania