dr inż. Stefan Brock 2003/2004
Pamięci stałe
" Nie tracą zawartości po wyłączeniu zasilania:
Pamięci półprzewodnikowe
" ROM (Read Only Memory)
" PROM (Programable ROM)
" EPROM (Erasable PROM)
" EEPROM (Electrical EPROM)
" Pamięci błyskowe (Flash-ROM)
Wykorzystano projekty z: B. Zieliński  Układy mikroprocesorowe
Pamięci do zapisu i odczytu
Organizacja pamięci
" Pamięci RWM, popularnie RAM (Random
" Liczba słów pamiętanych przez układ -
Access Memory)
określona przez liczbę wejść adresowych -
" Pamięci SRAM (Static RAM) - nie
dla n wejść pojemność wynosi 2n
wymagają odświezania, mała pojemność,
(Dla DRAM pojemność zazwyczaj 2 razy
wysoka cena
większa)
" Pamięci DRAM (Dynamic RAM) - zlozone
" Długość pojedynczego słowa, wyrażona w
sterowanie, odświeżanie, duża pojemność,
bitach - określona przez liczbę wyjść
niska cena
danych.
Przykłady pamięci PROM
Pamięci PROM
" Organizacja od 32*8 do 1024*8 lub 2048*4
" Wyjścia - trójstanowe lub typu OC
" Każdy układ ma wejście /CS (Chip Select, CE
- Chip Enable)
" Nieaktywny CS - wyjście w stanie wysokiej
Oznaczenia - nie ujednolicone.
impedancji lub w stanie 1 (dla układów OC)
Firma Przedrostek
AMD 27S
Texas Instr. 74S
Intel 36
1
dr inż. Stefan Brock 2003/2004
Przykłady pamięci PROM
Pamięci EPROM
Organizacja Wyjścia OC Wyjścia trójstan.
32*8 27S08 27S09
" Długość słowa 8 lub 16 bitów, organizacja
256*4 74S387 74S287 od 2048*8 (2K*8), do 6536*8 (64K*8)
512*8 3604 3624 " Wyjścia trójstanowe
" Stosowane sygnały sterujące /CE oraz /OE
Zastosowanie PROM
(Output Enable), aktywne w stanie niskim.
" Cechy - mała pojemność, krótki czas
dostępu
" Do konstrukcji układów kombinacyjnych, w
tym dekoderów adresowych
Pamięci statyczne RAM
Przykłady EPROM
" Dane 1, 4 lub 8 bitowe
" Organizacja:
4K*1 do 256K*1
1K*4 do 64K*4
2K*8 do 128K*8
" Pamięci 1 bitowe -rozdzielone
wejście i wyjście
Zastosowanie:
" Wejście /WE - Write Enable
pamięć programu w układach mikroprocesorowych
" Odczyt /CE=0 /WE=1
" Zapis /CE=0 /WE=0
pamięć bloków stałych - wartości tablicowane
Przykłady SRAM
Struktura wewnętrzna SRAM/DRAM
2
dr inż. Stefan Brock 2003/2004
Przykład projektowy 1
Konstrukcja modułów pamięci -
" Zaprojektować moduł pamięci statycznej o
demultipleksery
pojemności 16 kB dla systemu
mikroprocesorowego z procesorem typu Z-80
" Sygnały magistrali sterowania: /RD /WR
/MRQ (identyfikacja: pamięć(/MRQ=0) -
obszar wejścia/wyjścia (/MRQ=1) )
" Wykorzystać:
wariant I - układy o organizacji 8k*8
wariant II- układy o organizacji 16k*8
" Określić podział mapy pamięci
Przykład projektowy 2
" Zaprojektować moduł pamięci dla systemu
mikroprocesorowego z procesorem typu 8051
" Sygnały magistrali sterowania:
/RD /WR - pamięć danych
/PSEN - odczyt pamięci programu
" 32 kB EPROM - pamięć programu
" 64 kB SRAM - pamięć danych
" wykorzystać moduły o organizacji 32 k*8
" Określić podział mapy pamięci
3
dr inż. Stefan Brock 2003/2004
Pamięci dynamiczne RAM
Pamięci typu Flash
" Krótki czas kasowania i zapisu w porównaniu " Większe pojemności i tańsze niż SRAM
do EEPROM
" Wymagają odświeżania (co 2 - 10 ms)
" Potrzebne napięcie 11.5- 13.5 V wytwarzane
" Zwykle adres podawany w 2 częściach -
w wewnętrznej przetwornicy
ograniczenie ilości linii adresowych (dla
" Możliwości podziału na sektory, ochrony pamięci 1 M - 10 zamiast 20 linii
sektorów przed zapisem adresowych)
Pamięci dynamiczne RAM Przykłady pamięci DRAM
" Typowa organizacja - dane 1- lub 4-bitowe
" Pamięci 1 bitowe - rozdzielone linie we i wy
" Wejścia: /RAS - (Row Address Strobe) - strob
wiersza (mniej znaczący adres)
" /CAS - (Column Address Strobe) - strob
kolumny (bardziej znaczący adres)
" /WE - zapis
" /OE - odczyt (w pamięciach 4 bitowych)
Przykład projektowy 3
" Dla procesora Z-80 zaprojektować moduł
pamięci dynamicznej o pojemności 64 kB
" Wykorzystać moduły 64 k*1
4
dr inż. Stefan Brock 2003/2004
Szczegóły układu sterowania
Cykl zapisu do pamięci - 8086
Cykl zapisu do pamięci - szczegóły
Cykl odczytu z pamięci - 8086
Magistrale w komputerze klasy PC Pentium
Cykl odczytu z pamięci - szczegóły
Memory bus
 Cache bus
lokale
 Chip-set
bus
IDE-
PCI-bus bus
USB
-bus
ISA-bus
SCSI-
bus
5
dr inż. Stefan Brock 2003/2004
Ewolucja x86
20 bit adres
20 bit adres
sterowanie
20 bit adres
4 bit adres
8086 80286 80386
sterowanie
4 bit adres
sterowanie
8 bit adres
sterowanie sterowanie
Bill Gates (1978): 4 latapó niej: Po 3 latach:
 640 kilobyte  PC-AT Dla Windows 4 GB s
wystarczy! potrzebuje OK
16 megabyte
6