��Literatura Technika mikroprocesorowa - 1 dzieD
przed wykB
adem " dr in|
. Stefan Brock " Podr
czniki - zakres techniki mikroprocesorowej " pok. 627, hala 21C/3 " Inne z
r�dB
a w Internecie - dokumentacja " [e-mail] dost
pna na : " konsultacje: wtorek 15:30 - 17:00 czwartek 13:00 - 14:30 " rozliczenie - egzamin pisemny i ustny Literatura podr
cznikowa Przedmioty zwi
zane " J.W.Coffron - Technika sprz
gania ukB
ad�w w " Podstawy informatyki - architektura systemach mikroprocesorowych komputer�w, programowanie w C " G.W. Gorsline - Mikrokomputery 16-bitowe " R. PeB
ka - Mikrokontrolery " Podstawy elektroniki, Technika cyfrowa - " T. Starecki - Mikrokontrolery jednoukB
adowe elementy skB
adowe system�w rodziny 51 mikroprocesorowych " Architektura PC Co to jest 8051 GB
�wne zagadnienia " Architektura system�w z mikrokontrolerami - rodzina 51 " Architektura system�w 16-bitowych - rodzina I8086 " Komunikacja w systemach mikroprocesorowych " Wybrane zagadnienia zaawansowane - procesory sygnaB
owe, procesory 32 i 64 bitowe. 1 Cechy wsp�lne rodziny 51 Rodzina mikrokontroler�w 8051 "  8-bit procesor " Jeden z najstarszych (Intel MCS-51 w "  4 I/O port ka|
dy o szeroko[
ci 8 bit�w 1981) i prawdopodobnie "  max 64K on-chip ROM najpopularniejszy mikrokontroler. Wiele (zwykle 0 K to 4k) pochodnych jest produkowanych przez "  max 64K zewn
trznej pami
ci danych szereg wytw�rc�w "  max 64K zewn
trznej pami
ci programu " Te same narz
dzia programistyczne "  2 timery, 1 port szeregowy " Wsp�lny rdzeD
i dodatkowe peryferia "  128 bajty on-chip RAM zale|
ne od wytw�rcy. "  r�|
ne pr
dko[
ci od 12 MHz Architektura  51 Przedstawiciele rodziny 51 " 8031  bez pami
ci ROM " 8751  z on-chip EPROM " 8052  8051 z 128 B dodatkowo IRAM, dodatkowy 16 bitowy timer " Atmel AT89C51  z pami
ci
Flash ROM " Dallas Semiconductor DS5000 On-chip NV-RAM i programowanie w systemie przez B

cze szeregowe " Philips Corp. " Analog Device - MicroConverter uC-812 - b.dobre przetworniki A/C " rdzeD
8051 wytw�rc�w FPGA  Xilinx, Altera Wyprowadzenia 8051" Zasilanie - Vcc, Vss " Reset - RST " Zegar - XTAL[1,2] " Porty I/O  P0[7;0], P1[7:0], P2[7:0], " P3 jest wsp�B
dzielony z liniami sterowania: " Szeregowe I/O RxD, TxD, " zewn
trzne przerwania INT0, INT1 " Sterowanie timerami T0, T1 2 Wyprowadzenia 8051" Do ukB
ad�w zewn
trz. " EA - External Access (L dla pami
ci zewn.) " ALE - Address Latch Enable " PSEN  Program Store Enable " WR  Write Enable " RD  Read Enable " P0 i P2 sB
u|

jako zewn
trzne magistrale adresowa i danych, multipleksowane " A[15:8] AD[7:0] Zegar systemowy " RESET jest " 8051 ma Reset 8051 aktywny w stanie wbudowany 8051 High ukB
ad oscylatora " W tym czasie " Wymagany jest procesor zewn
trzny przechodzi w stan rezonator jak po zaB

czeniu kwarcowy, zasilania decyduj
cy o " RST musi by
utrzymany przez szybko[
ci pracy minimum 2 cykle " Standardowe maszynowe poB

czenie Demultipleksacja " ALE  Address magistrali adresowej Porty I/O Latch Enable " HIGH gdy adres na AD[7,0] " ALE jest sygnaB
em wyzwolenia dla przerzutnika typu latch (74LS573 lub 373) " P0 i P2 s
w tym ukB
adzie niedost
pne 3 Architektura system�w  51 Punkt widzenia programisty - rejestry " Programista: " Rejestry  zestaw rejestr�w " A, B, R0 do R7 : rejestry 8 bitowe  lista instrukcji " DPTR : [DPH:DPL] rejestr 16 bitowy  mapa pami
ci i urz
dzeD
I/O " PC : Program Counter 16 bitowy " Konstruktor sprz
tu "  4 banki rejestr�w R0-R7  lista wyprowadzeD
"  Wskaz
nik stosu SP  charakterystyki czasowe "  PSW : Program Status Word ( flagi )  charakterystyki napi 
ciowe i pr
dowe, termiczne "  SFR : Special Function Registers - sterowanie urz
dzeniami peryferyjnymi Akumulator A, ACC Assembler - elementarz " Bezpo[
rednio wsp�B
pracuje z ALU - do " Intel Assembly format operacji arytmetycznych i logicznych " Operation destination source ; comment " mov A, R0 ; kopiuje zawarto[

R0 do A " Warto[
ci poprzedzone znakiem # sign " push ACC ; zapisuje A na stosie #55, #32 " mov A, #10 ; A 10 " Warto[
ci hexa zakoD
czone liter
H " mov B, A ; B A #55H, #32H " mov A, 10 ; A mem(10) " Gdy pierwsza jest litera (A..F) musi by
na pocz
tku 0 " mov A, 0xFF ; A 0xFF " #0FFH, #0C1H, #0D2H " mov A, 0FFH ; to samo Rejestr B Zestaw rejestr�w R0 - R7 " Zwykle u|
ywany jako rejestr " 8 bitowe rejestry uniwersalne - zwykle do tymczasowy, jakby 9-ty rejestr R wynik�w po[
rednich " U|
ywany przez dwa rozkazy " dost
pne w 4 bankach - efektywnie 4x8 rejestr�w " mul AB, div AB " Bank jest wybierany przez ustawienie " Rejestr B zawiera drugi operand, a po bit�w RS1:RS0 w PSW - domy[
lnie bank 0 wykonaniu operacji - drug
cz
[

wyniku: " mov R0, A ; R0 A  Starsze 8 bit�w iloczynu " mov A, R0 ; A R0  Reszta z dzielenia " mov R1, #45 ; R1 45 4 Rejestr DPTR Rejestr PC " Rejestr 16 bitowy, ->Data Pointer " PC program counter " U|
ywany do poleceD
z pami
ci
" W innych procesorach: Instruction zewn
trzn
Pointer (IP) " Tak|
e do zapami
tania warto[
ci 16 " PC wskazuje na nast
pn
instrukcj
bitowych " Po fazie pobrania fetching PC jest  mov DPTR, #data16 ; wpis do DPTR automatycznie inkrementowany 16 bitowego adresu  movx A, @DPTR ; A <�-mem[DPTR] Rejestr SP Rejestr PSW - Program Status Word " SP stack pointer - wskaz
nik stosu " SP wskazuje ostatni element stosu " CY - Carry Flag  push najpierw inkrementuje SP i potem kopiuje dane  Ustawiana gdy wyst
piB
o przeniesienie w operacji  pop najpierw kopiuje dane i potem dekrementuje SP arytmetycznej " W 8051, stos ro[
nie w g�r
" AC - Aux. Carry Flag (od low mem do high mem) - tylko IRAM  Przeniesienie z D3 to D4. Dla operacji BCD " Po resecie, SP ma warto[

07H " P - Parity Flag " Jest to obszar bank�w rejestr�w 2,3,4 (08H to 1FH)  P=1 gdy A ma nieparzyst
ilo[

1 " Stos mo|
na przemie[
ci
wy|
ej: 30H do 7FH " OV - Overflow Flag mov SP, #32H  Ustawiana gdy operacja wywoB
uje przepeB
nienie Rejestr SFR Flagi - przykB
ad 5 Rejestry SFR - Special Function Registers " Sterowanie pracy ukB
ad�w peryferyjnych - w ukB
adzie mikrokontrolera " SFR - bezpo[
rednio adresowane w obszarze 80H to FFH " Pochodne 8051 maj
dodatkowe SFRs " Ka|
dy rejestr ma adres. Rejestr o adresach zakoD
czonych na 0 lub 8 s
adresowane bitowo. PozostaB
e - bajtowo. Mapa pami
ci " Oddzielne obszary pami
ci danych i programu - architektura typu Harvard " Pami

programu  Do 64 K (cz
[

mo|
e by
onboard) (0x0000 to 0xFFFF) - sygnaB
PSEN  Tylko odczyt - program, dane tablicowe " Pami

danych  Do 64 K (0x0000 to 0xFFFF)  RD/WR sygnaB
y steruj
ce  Odczyt i zapis " Internal RAM Mapa pami
ci "  128 bajt�w 0x00 do 0x7F (w tym stos i banki rejestr�w) "  SFR 0x80 do 0xFF (nie wszystkie dost
pne) 6 Mapa pami
ci Lista instrukcji  51 Lista instrukcji  51 " PrzesyB
danych  kopiowanie i przesyB
anie danych " Sterowanie kolejno[
ci
wykonywania  mov, movc, movx, push, pop, xch, xchd operacji " Logiczne  Skoki, wywoB
ania procedur i powroty  Operacje logiczne na danych   jmp, ajmp, ljmp, sjmp, jc, jnc, jb, jnb, jbc,  anl, orl, xrl, clr, cpl, rl, rlc, rr, rrc, swap jz, jnz, acall, lcall,  cjne, djnz, ret, reti " Arytmetyczne " NOP  Operacje arytmetyczne na danych  add, addc, subb, inc, dec, mul, div Asembler -> Opcode " Ka|
da instrukcja jest tB
umaczona na unikalny kod binarny  mog
mie
dB
ugo[

1, 2 lub 3 bajt�w  lista w podr
cznikach " mov A, #data  2 bajty , 1 takt maszynowy  0111 0100 data8  mov A, 0xAA 0111 0100 1010 1010 74 AA 7