ASK sciaga

Zastosowanie zegara programowego do sterowani głośnikiem

Wykorzystywany generator programowalny będący częścią chipsetu(symbol G2) i pracuje on w w trzecim trybie i pozwala na wygenerowanie przebiegu prostokątnego o wypełnieniu około 50%

Zegar taktujący z częstotliwością 1,19318 MHz, ta częstotliwość jest dzielona przez zaprogramowaną wartość w rejestrze generatora. Podawana przez magistralę na wzmacniacz, filtr, głośnik.

Pentium IV nowości w architekturze

Nowa technologia 0,13 mikrometra dla procesorów większych niż 2 GHz. Rozbudowane przetwarzanie potokowe złożone z 20 elementów, nieefektywne za dużo. Zmieniona jednostka integerowa taktowana z częstotliwością podwójnie wiekszą niż inne bloki procesora. Magistrala zew 400 lub 533 MHz. Dali mniejszą Cache L1 8kb + 12kb(nietrafione rozwiązanie bo za mało). Nowy algorytm przewidywania skoków. SSE2 144 nowe rozkazy 128 bitowe, arytmetyki intygerowej i zmiennoprzecinkowej podwójnej precyzji, nowe formaty liczb 128 bit i 8 nowych rejestrów 128bit.

Podstawy techniki mmx

Operacje multimedialne, obróbka video, audio, 3D. 57 nowych instrukcji SIMD( jedna instrukcja, wiele danych). Nowe typy danych upakowany bajt(8 bajtów) upakowane słowo(4 * 16 bitowe słowa) upakowane podwójne słowo( 2*32 bitowe podwójne słowa) upakowane poczwórne słowo(jedno 64 bitowe poczwórne słowo) instrukcje korzystają z 64 bitowych rejestrów. Nie robili nowych układów tylko użyli 80 bitowych rejestrów zmiennoprzecinkowych. Wykorzystanie arytmetyki nasycenia. Ogranicza wartość max do FFFF i min do 0. Np. przy dodawaniu 2 jasnych pikseli wynik to biały. Instrukcje wielokrotnego dodawania. Równoległe porównanie kilku bajtów równocześnie. Wynik prawda jest kodowany jako FFFF a fałsz 0000. Używane do maskowania obrazów. Instrukcje pakowania i rozpakowywania aby zmienić długość danych.

Rodzina Pentium III

70 nowych instrukcji zmiennoprzecinkowych typu SMID do multimedialnych zastosowań. 8 dodatkowych rejestrów 128 bitowych w jednostce zmiennoprzecinkowej. 17 nowych rozkazów MMX. Cache L1 2 razy 16 kb. L2 512 kb z połową częstotliwości procesora. Magistrala zew 100 lub 133 MHz. Technologia 0,25 i 0,18 mikrometra. Nowsze procesory z częstotliwością 1,13 do 1,4 GHz wykonane w technologi 0,13 mikrometra i pamięć cache L2 z pełną częstotliwością zegara procesora.

Magistrale zewnętrzne PCI

Magistrala 32-bitowa (64bit) taktowanie PCI 2.0 132MB/s 33MHz(czasami 64 MHz od ver 2.1 528MB/s), nowa wersja PCI-X o przepustowości 6,4 GB/s, zasilanie 5V, od ver 2.2 również 3,3V, Umożliwia na dołączenie do 10 urządzeń zewnętrznych.

Magistrale zewnętrzne USB

Szeregowa max 127 urządzeń zewnętrznych, Podł i odpinanie bez wył prądu. USB1.1 12MB/s fullSpeed 1,5MB/s Lowspeed, USB 2.0 480MB/s, USB 3.0 5GB/s prąd:5VMax0,5A w stadarcie 2.0

Adresowanie pośrednie pamieci

Bufor klawiatury, stany pracy

Do bufora sterownik klawiatury przesyła informacje o naciśniętym klawiszu i kodzie ASCII. Bufor ma budowę cykliczną, czyli po zapełnieniu ostatniej komórki będzie zapełniona pierwsza komórka bufora. Są 2 liczniki. Licznik zapisu wskazuje gdzie dane będą zapisane a licznik odczytu miejsce skąd będą odczytywane. Bufor może być pusty wtedy liczniki wskazują tę samą komórkę. Może być częściowo zapełniony jak na rys. i przepełniony wtedy licznik zapisu wskazuje komórkę poprzedzającą komórkę wskazaną przez licznik odczytu.

Budowa pamieci RAM

adresowanie 2d-komórki ułożone liniowo, jedno wejście adresowe. Adresowanie 3D-komórki ułożone w rzędy i kolumny, dwa wejścia adresowe.

Adresowanie bezpośrednie z pamięci

Adresowanie względne względem rejestru bazowego

Adresowanie względne względem licznika rozkazów w programie

Przetwarzanie potokowe

Różnica między pamięcią wirtualną a rzeczywistą

Pamięć rzeczywista jest w kościach RAM lub CACHE L2 max obsługiwalna zależy od szerokości magistrali adresowej procesora. Przechowuje aktualnie potrzebne części programów.

Pamięć wirtualna zależy od MMU – wielokrotnie większa od pamięci fizycznej. Mogą być przechowywane wszystkie programy uruchomione w systemie razem z nim. Części programów mogą być przenoszone w zależności od potrzeb między sobą. Cd Rom, HDD może służyć jako pamięć wirtualna np. do startu MS WIN.

MFM zmodyfikowana metoda częstotliwości

Impedencja przemiany uzależniona od dwóch kolejnych bitów. Zegar działa z częstotliwością pojawiających się bitów. 1-0 impedencja nie jest generowana.

Pentium PRO

Cache L2 w obudowie procesora, 256 lub 512 kb, wewnętrzna magistrala 64 bit o przepustowości 1,5 GB/s, w technologi 0,35 mikrometra, magistrala zewnętrzna 60 lub 66 MHz, L1 2*8kb, dynamiczne wykorzystywanie instrukcji ( prawdopodobieństwo, zmienna kolejność instrukcji, stałe obciążenie procesora). Potok 14 elementowy.

Adresowanie bezpośrednie z rejestru

Stosowanie generatora programowalnego do sterowania zegarem systemowym

PRML

pozwala na bezbłędne wyznaczenie szczytów sygnału mimo występujących zakłóceń. Technologia ta wykorzystuje 2 odrębne mechanizmy: 1)PR-technika polegająca na próbkowaniu sygnału analogowego przetwornikiem A/C. 2)ML-analiza sygnału cyfrowego za pomocą procesora sygnałowego. Na podstawie próbek, korzystając z metody największego prawdopodobieństwa DSP oblicza prawdopodobne miejsce, w którym powinien wystąpić szczyt sygnału. Dzięki PRML możliwe było zwiększenie gęstości zapisu na dysku.

Adresowanie pośrednie z rejestru

Sposób zmiany adresu wirtualnego na rzeczywisty


Wyszukiwarka

Podobne podstrony:
sciaga-skrocona, Informatyka Stosowana, Architektura systemów komputerowych, ASK
ask egzamin sciaga, Informatyka, Informatyka - UJK, ASK, Egzamin
sciaga, Studia Informatyka 2011, Semestr 1, Architektura systemów komputerowych, Zaliczenie z ASK
sciaga-skrocona, Informatyka Stosowana, Architektura systemów komputerowych, ASK
sciaga ask
1 sciaga ppt
metro sciaga id 296943 Nieznany
ŚCIĄGA HYDROLOGIA
ASK w2 id 70602 Nieznany (2)
AM2(sciaga) kolos1 id 58845 Nieznany
Narodziny nowożytnego świata ściąga
finanse sciaga
Jak ściągać na maturze
Ściaga Jackowski
Aparatura sciaga mini
li ask zz ge3 5E2JZTQ5PYH7Q3CI6HVII64U3BJBL6JHS7BPSTA
OKB SCIAGA id 334551 Nieznany
Przedstaw dylematy moralne władcy i władzy w literaturze wybranych epok Sciaga pl

więcej podobnych podstron