Image148

= x*+ax²+bx+c

Postać ogólna wielomianu jest następująca:

<J>_W = x"+dx"^_1+ ... +r

Zakładając, że macierz przejściowa jest regularna, (T~^l istnieje), to diagram stanów rejestru może być jedynie kompozycją cykli stanów. Jeżeli k jest najmniejszą liczbą całkowitą, taką że T^k = 1, wówczas cykle mają długość k, lub są wielokrotnością k, tj. T^kY = Y.

Cykl o maksymalnej długości, otrzymany w układzie jak na rys. 4.100 odpowiada k = 2" — 1, z wyeliminowaniem stanu samych zer (stan ten jest stanem samopodtrzymującym się, pojedynczym stanem), który określany jest jako stan zabroniony. Jeżeli każdy możliwy stan z 2" — 1 stanów rejestru szeregowego jest otrzymywany kolejno raz i tylko jeden raz w cyklu, wówczas binarny ciąg wyjściowy z dowolnego przerzutnika rejestru jest definiowany jako ciąg o maksymalnej długości. Aby spełniony był ten warunek, współczynniki sprzężenia zwrotnego muszą być wybrane tak, aby wielomian charakterystyczny był:

—    nieredukowalny, tzn. nie dający się rozłożyć na iloczyn wielomianów stopni niższych o współczynnikach należących do zbioru {0,1),

—    nie zawierał współczynnika x^k — 1, dla k mniejszego niż 2" —1.

Podstawowe cechy /n-ciągów są następujące:

—    cykl obejmuje 2" — l stanów,

—    każdy stan (z wyjątkiem zabronionego) pojawia się tylko raz w cyklu,

—    liczba jedynek w każdym cyklu wynosi 2"“^ł. liczba zaś zer wynosi 2"~² — 1,

—    ciąg zer i jedynek, pojawiający się na wyjściach rejestru ma charakter ciągu pseudolosowego. Rozkład prawdopodobieństwa zdarzeń jest zbliżony do dwumianowego.

W literaturze układy generujące te ciągi często nazywane są układami generującymi ciągi binarne pseudolosowe. Generowanie ciągów binarnych o maksymalnej długości w układach rejestrów liniowych jest bardzo interesujące z praktycznego punktu widzenia, ponieważ struktura logiczna tych układów jest bardzo prosta.

a

b

Rys. 4.101. Układy sumy mod. 2 dla czterech zmiennych

Funkcję F opisującą sprzężenie, wprowadzone na pierwszy stopień rejestru o danej liczbie przerzutników, przedstawiono w tablicy 4.7, przy czym kolejne wyjścia rejestrów oznaczono następująco: A, B,C, D, E, F, G, H, I, 7, K, L, M, N, O, P, R, Q, S, T. W układach tych rejestrów nie występuje stan 00 ... 0.

Na rysunku 4.101 przedstawiono dwa sposoby realizacji sumy mod. 2 — przykładowo dla czterech zmiennych — z wykorzystaniem układów 86. Układ przedstawiony na rys. 4.101b jest układem szybszym niż układ przedstawiony na rys. 4.101a.

158