068 069

68

8«Afc

		N	«1	u	ia
	I	%	V.	%	%
	\	*	y.		y.
	n	•1	ti	n	1
1	0	1	i	1	8
\	1	1	1	1	\
l	1	1	i	1	1
3	1	1	j	1	1

i

Rys. 3.1. Sumator szeregowy: schemat blokowy oraz grafy i tablice przejść'' /wyjść dla układu Mealy'ego (a) i lfloore'a (b)

Otrzymane grafy mogą być zrealizowane wyłącznie jako układy synchroniczne, bowiem układ asynchroniczny nie jest w stanie rozróżnić kolejnych bitów liczb sumowanych. Ponadto widać, te układ Mealy^ego ma mniejszą ilość stanów niż układ Moore'a.    #

Przykład 3.2

Podać graf układu Moore'a, wykrywającego w ciągu wejściowym sekwencje 01011 lub 0011. Wykrycie jednej z podanych sekwencji ma być zasygnalizowane jedynką na wyjściu, utrzymującą się przez cały dalszy okres działania układu.

Na rys. 3.2a podano graf opisanego układu. Jak widać, niektóre stany w tym grafie są niesprzeczne, t2n. związane są z nimi identyczne wyjścia oraz ze stanów tych, pod wpływem tych samych sygnałów wejściowych, przechodzi się do identycznych nowych stanów.

Niesprzeczne stany można zastąpić jednym, uzyskując w ten sposób graf o mniejszej liczbie stanów. Uproszczenie grafu prowadzi na ogół do uproszczenia układu, a więc jest korzystne.

Na rys. 3.2b,c,d podano kolejne etapy upraszczania grafu. Nowe stany, wprowadzone v; miejsce poprzednich dwóch, oznaczono parą odpowiadających im numerów.

3ys. 3*2. Graf układu z przykładu 3.2a,b,c_?d - kolejne etapy eliminacji

zbędnych s5aao^:.v

Przykład ten wskazuje, że czasami istnieje możliwość uproszczenia o trzy mane^o pierwotnie grafu. Formalną metodę minimalizacji liczby stand.*, u'-' • du sekwencyjnego podamy w następnym punkcie tego rozdziału.